Die abgebildete Leiterplatte basiert auf einem STM32F-Mikrocontroller. Sie ähnelt dem ST Microelectronics Nucleo, der ebenfalls einen STM32F enthält.
Die Platine wurde mit Altium Designer entworfen und vom Prototypenentwickler PCBway entwickelt. Um das Programm auf die Platine zu übertragen, können Sie die JTAG-Schnittstelle der Platine nutzen.
Es handelt sich um eine vierlagige Leiterplatte (obere Lage, GND-Lage, 3,3-V-Lage und untere Lage) mit Durchkontaktierungen.
Die Quelldateien dieses Projekts finden Sie auf unserem GitHub.
Der Schaltplan der Platine zeigt einen zweipoligen Stecker für die externe Stromversorgung. Damit kann die Platine mit 4 bis 20 Volt versorgt werden. Ein Spannungsregler wandelt die Eingangsspannung auf 3,3 V um:
In der Mitte der Seite sehen Sie den STM32F-Mikrocontroller. Er verfügt über 43 Pins, darunter 30 steuerbare GPIOS-Pins:
Um unserer Karte eine stabile Frequenz zu bieten, verwenden wir einen externen Quarzoszillator:
Der Reset-Pin des Mikrocontrollers ist mit einem Druckknopf verbunden, um die STM32F-Karte zurückzusetzen:
Der STM32F verfügt über mehrere Boot-Optionen. Der Benutzer kann über einen Stecker zwischen diesen Optionen wählen:
Die STM32F-Platine verfügt über eine JTAG-Schnittstelle (Joint Test Action Group) zum Testen, Debuggen und Programmieren unserer Platine.
Die Platine verfügt über zwei Buchsenleisten zum Anschluss von Komponenten an die GPIOs der Platine. Auf der STM32F-Platine sind 30 GPIOs nutzbar.
Jeder GPIO verfügt über Pull-up-Widerstände:
Der Bypass-Kondensator (Entkopplungskondensator) dient auf unserer Platine zur Stabilisierung der Stromversorgung der Komponenten.
Seine Hauptaufgabe besteht darin, das von diesen Komponenten erzeugte hochfrequente elektrische Rauschen zu filtern und zu eliminieren.
Zur Signalführung wird der Bypass-Kondensator zwischen der Stromversorgungsleitung und Masse (GND) in unmittelbarer Nähe der von ihm versorgten Komponente angeschlossen:
Hier ist das vollständige elektronische Diagramm:
Die Leiterplatte wurde mit Altium Designer erstellt. Sie misst 6,5 cm und ist 5 cm hoch. Die oberste Lage der Platine enthält den Großteil der Bauteile.
Hier ist die Ansicht der obersten Lage der Leiterplatte:
Hier ist die unterste Schichtseite der Karte:
Hier ist eine 3D-Ansicht der Leiterplatte:
Hier ist die produzierte und verlötete Karte: