이제 비동기 리셋이 가능한 D 플립플롭을 살펴보겠습니다. 이를 위해 전달하고자 하는 데이터에 대한 데이터 입력을 사용합니다. 동기식 플립플롭이기 때문에 클록(clk)이 필요합니다. 마지막으로 d에서 q로 데이터를 전달하거나 플립플롭을 재설정하는 재설정 기능이 있습니다.

D 플립플롭은 어떻게 작동하나요?

리셋이 1이면 출력 q는 0 값을 취합니다.리셋이 0이면, 우리는 각 클록 틱에서 d에서 나오는 값을 q와 함께 전송합니다.

LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY bascule_D IS
PORT (d, clk, rst: IN STD_LOGIC;
q: OUT STD_LOGIC);
END bascule_D;

ARCHITECTURE comportement OF bascule_D IS
BEGIN
PROCESS (clk, rst)
BEGIN
IF (rst='1') THEN
q <= '0';
ELSIF (clk'EVENT AND clk='1') THEN
q <= d;
END IF;
END PROCESS;
END comportement;

시뮬레이션 결과는 다음과 같습니다.

1번째 클럭 틱: 클럭이 높고 리셋도 높으므로 입력 신호 d가 출력 신호 q로 전달될 수 없습니다.

JK 로커

JK 플립플롭은 쌍안정 플립플롭의 한 유형으로, 두 가지의 서로 다른 안정 상태를 갖습니다. 이름인 “JK”는 주요 입국 항구와 관련된 글자인 J와 K에서 따왔습니다.

J와 K의 값이 다를 때, JK 플립플롭은 잘 정의된 순서에 따라 상태를 변경합니다. J가 높음(1)이고 K가 낮음(0)이면 플립플롭은 “SET”(1) 상태를 취합니다. J가 낮음(0)이고 K가 높음(1)이면 플립플롭은 “RESET”(0) 상태를 취합니다. J와 K가 모두 높음(1)이면 플립플롭은 토글되어 각 클록 펄스마다 상태를 번갈아 가며 변경됩니다.

library ieee;
use ieee.std_logic_1164.all;

entity Bascule is
 port(J,K,Clk,Set, Reset : in std_logic;
 Q, Q_bar : out std_logic);
end Bascule;

architecture bascule_JK of Bascule is 
 signal SIG : std_logic;
 signal JK : std_logic_vector (1 downto 0);
begin
 JK(1) <= J;
 JK(0) <= K;
 process(Clk, Set, Reset)
 begin
 if (Reset = '0'and Set = '0') then
    SIG <= '0';
 elsif (Reset = '0' and Set = '1') then
    Sig <= '0';
   elsif (Reset ='1' and Set ='0') then
 Sig <='1'; 
 elsif (Reset = '1' and Set ='1') then
 if (Clk'event and Clk ='0') then 
  case JK is 
   when "00" => SIG <= SIG;
   when "01" => SIG <= '0';
   when "10" => SIG <= '1';
   when "11" => SIG <= not SIG; 
   when others => SIG <= '-';
  end case; 
  else 
   SIG <= SIG;
  end if; 
 end if; 
 end process; 
 Q <= SIG; 
 Q_bar <= not SIG; 
end bascule_JK;

시뮬레이션 결과는 다음과 같습니다.